ot;display: block;">在互聯(lián)網(wǎng)設(shè)備和通信設(shè)備日趨小型化和功能愈加強(qiáng)大的推動(dòng)下,人們能夠隨時(shí)隨地進(jìn)行快速擴(kuò)展的互連成為當(dāng)前主要的趨勢(shì)之一,并將對(duì)電子產(chǎn)業(yè)產(chǎn)生持續(xù)的影響。由于需要更先進(jìn)的模擬/混合信號(hào)技術(shù)、電源管理,更高的速度、密度、存儲(chǔ)容量以及更高集成度以獲得更快并更具成本效益的開發(fā)周期,因此通信融合必將成為未來電子產(chǎn)業(yè)發(fā)展的主要推動(dòng)力。該趨勢(shì)同時(shí)將驅(qū)動(dòng)半導(dǎo)體市場(chǎng)在消費(fèi)電子設(shè)備和基礎(chǔ)設(shè)施領(lǐng)域的增長(zhǎng)。

今天,我們正目睹新興設(shè)計(jì)逐漸成為實(shí)現(xiàn)系統(tǒng)差異化以及半導(dǎo)體產(chǎn)業(yè)里的關(guān)鍵。而半導(dǎo)體代工聯(lián)盟在多個(gè)團(tuán)體中散布下一代晶圓廠的高額投資成本,也間接造成工藝多樣化的減少。由于制造工藝缺乏明顯區(qū)別,因此半導(dǎo)體公司需要提高設(shè)計(jì)的差異化,以更快地實(shí)現(xiàn)更好的芯片和系統(tǒng)方案來滿足競(jìng)爭(zhēng)需求。供應(yīng)鏈的上下游廠商都在強(qiáng)調(diào)設(shè)計(jì)差異化,這需要依靠EDA設(shè)計(jì)工具在硬件和軟件層面上實(shí)現(xiàn)該目標(biāo)。

在系統(tǒng)架構(gòu)層面,設(shè)計(jì)工具能幫助開發(fā)人員迅速對(duì)性能、尺寸和低功率進(jìn)行權(quán)衡,以決定目標(biāo)應(yīng)用的最佳平衡點(diǎn)。集成驗(yàn)證環(huán)境里面的先進(jìn)驗(yàn)證技術(shù),例如算法測(cè)試平臺(tái)綜合、覆蓋率驅(qū)動(dòng)型驗(yàn)證等都能極大地改善設(shè)計(jì)實(shí)現(xiàn)的準(zhǔn)確性和速度。相應(yīng)地,明導(dǎo)公司的Questa先進(jìn)驗(yàn)證環(huán)境和Veloce硬件輔助型驗(yàn)證就能為此提供幫助。

在物理設(shè)計(jì)層面,65nm工藝所衍生的復(fù)雜度的爆炸性增長(zhǎng)意味著測(cè)試必須更多地在諸如功率、溫度等多變量限制的前提下進(jìn)行。而消費(fèi)電子設(shè)備的多用途使用則意味著必須在“活動(dòng)”、“睡眠”和“待機(jī)”這些模式下分段地對(duì)功率域進(jìn)行測(cè)試。此時(shí),明導(dǎo)Olympus-SoC提供的布局布線技術(shù)能提供MCMM(multi-corner/multi-mode)分析,物理產(chǎn)量分析通過強(qiáng)大的反饋能力從而將設(shè)計(jì)連接到統(tǒng)計(jì)版圖分析以實(shí)現(xiàn)產(chǎn)能的最大化。

設(shè)計(jì)方案的改良可應(yīng)對(duì)制造工藝基礎(chǔ)設(shè)施以及迎合消費(fèi)者功能性需求所帶來的挑戰(zhàn),也必將成為在全球互連趨勢(shì)中持續(xù)快速增長(zhǎng)的關(guān)鍵因素。

作者:Walden Rhines

  主席兼CEO

  Mentor Graphics