日前在美國加州舉行的Semico Impact研討會的IP視頻監(jiān)控快速膨脹" target=_blank>IP專場會議上,業(yè)界代表就處理器電源管理策略問題展開了熱烈討論。

MIPS Technologies公司CEO兼總裁John Bourgoin在主題演講中,發(fā)表了關于處理器速度、存儲帶寬和硬件輔助多線程優(yōu)點的言論。Bourgoin的演講題目為“計算架構:一種定量方法。”1990年RISC導師John Hennessy與David Patterson首次提出的經(jīng)典論指出,與RISC概念核心的功耗相比,CPU執(zhí)行速度正快速地與存儲器周期時間拉開距離。

對此,Bourgoin指出,存儲器找到指令的時間與CPU執(zhí)行該指令的時間之間的差距已經(jīng)擴大到5,000:1的比率。“結果是GHz級的CPU有一半的時間處于空閑狀態(tài),白白耗費功率,”他觀察到。

他的解決之道是硬件多線程(hardware multithreading)。通過賦予CPU在多個線程中按周期轉換的能力,每一個線程有自己的硬件電路,Bourgoin聲稱,每一個CPU循環(huán)能執(zhí)行有用的工作。他承認,與理想狀態(tài)有多接近,與“許多在管理器和調(diào)度程序的神奇安排”以選擇下一個執(zhí)行線程有關。

盡管沒有人質(zhì)疑多線程有可能增加CPU循環(huán)的使用率,但一些人士對Bourgoin多線程是節(jié)省SoC能量的最佳方式的斷言產(chǎn)生質(zhì)疑。ARC International公司CEO Carl Schlachte反駁說,最佳方法是用優(yōu)化的執(zhí)行單元、數(shù)據(jù)路徑寬度和速度來配置有效的CPU內(nèi)核。Schlachte建議,通過省略不必要的硬件,使定制的指令最小化,來節(jié)省功率。

ARM美國公司總裁Mark Templeton則拋出了該公司當前基于硬件的差分壓頻縮放方案。他表示,最節(jié)省功率的多線程環(huán)境結構不是非多線程、已配置的單CPU不可。

此外,Sonics公司CEO Grant Pierce補充說,大多數(shù)SoC實際上是不同的多處理器,關鍵任務被載入專用加速器,能被進行速度和能量的優(yōu)化。

Altera公司系統(tǒng)工程副總裁Craig Lytle也表示,該公司迄今為止已許可了面向NIOS-II CPU內(nèi)核的14,000套設計包。他提出,研究設計小組使用對稱多處理的組合,實現(xiàn)了專用指令和硬件加速,所有這些都是在帶NIOS架構的FPGA內(nèi)實現(xiàn)的。