在PCB上,SERDES設備驅動被視為串行鏈路的差分對。更高的帶寬和吞吐量需要對系統級的串行鏈路提出了非常高的可靠性要求。某些標準要求在此類串行鏈路上傳輸10到12比特出現的錯誤不超過1位。為確保板級串行鏈路設計,系統公司必須模擬帶有SERDES收發(fā)器模型的串行鏈路,或者制作該系統的功能完備的實體原型。比起制作實體原型,模擬的方式才是首選,這樣可以降低成本和縮短設計周期時間。

為執(zhí)行這些模擬,系統公司需要從IC公司獲得可以在市面上提供的PCB模擬環(huán)境中使用的模型。模擬環(huán)境應該能夠在可接受的時間范圍內預測具有極長數據流(超過一千萬比特)的串行鏈路的行為。

由于當前的IO建模標準過于依賴設備/電路級建模技術,IC設計公司本身在過去3到4年時間里開發(fā)了他們自己的內部SERDES IP建模和串行鏈路模擬環(huán)境,用于對他們的設備進行驗證和關聯。由于缺乏能夠消化這些模型的工具,IC設計公司被迫將他們內部開發(fā)的工具發(fā)布給系統公司客戶,讓他們模擬自己的SERDES IP。如果系統公司能夠在串行鏈路的兩端都使用他們的IP,IC設計公司自然會很歡迎。但是,很有可能在串行鏈路的另一端,使用的是來自不同IC公司的IP,從而為系統設計公司帶來互用性問題。與此同時,IC公司不想進入EDA領域——開發(fā)、發(fā)布和支持PCB模擬工具。

IC可能會希望能有一種業(yè)界標準建模技術,讓他們可以對他們的高級SERDES IP的行為進行建模的同時,在將模型發(fā)布給系統公司客戶的時候保護他們的IP。這樣就需要一種新的方法解決高級SERDES IP公司的建模需要。為了開發(fā)這種技術,人們已經投入了大量的努力。SERDES IP公司對于新技術的主要要求包括以下幾點:

* 能夠對復雜的DSP類行為進行建模,例如濾鏡優(yōu)化、判決反饋均衡、時鐘與數據恢復。

* 保持模擬時間最小化的同時實現高度的精確性(硬件關聯)。

* 保護SERDES IP。

* 能夠在晶片開發(fā)前對IP進行建模和評估。

* 作為一種公共標準被EDA供應商支持(這可以解決互用性問題)。

圖1:吉比特串行鏈路使晶體管模型從2004年開始迅速發(fā)展。

有人提議將IBIS(BIRD 104)進行強化讓IP供應商設計可執(zhí)行的算法模型,插入到PCB模擬環(huán)境中。該提議在很多方面都是非常獨特的。首先,它獲得了多家EDA公司的支持,是與領先的SERDES IP供應商合作開發(fā)的；其次,EDA供應商和IP供應商開發(fā)了軟件和模型,在該提議被采納和修改IBIS之前就已經證明了此概念的可行性。其三,算法建模界面(AMI)工具包已經推出,并通過IBIS網站發(fā)布。目前為止,IBIS與固定IO模型(‘B’驅動器)配合,插入到EDA供應商的PCB模擬器中,而IC公司提供參數描述他們的IO驅動器和接收器。換句話說,只有一個模型被用于描述IO緩沖器的行為。這種方法在2003～2005年都是非常管用的。但對于高級SERDES IO架構,還提出了以下需求:

a)使用“黑盒子”模型技術將模型行為定義從EDA供應商工具內部轉移到IO緩沖器模型內部；

b)定義“黑盒子”模型與EDA平臺之間的交互作用。

通過該提議,IBIS進入到了全新的時代——具有可執(zhí)行的模型,其行為在IO模型內部進行模擬,而不是在EDA平臺內部。這就為IP供應商對新架構進行建模提供了高得多的靈活性,不用等待IBIS的修改。BIRD104是朝此方向邁出的第一步,并將被改進以應對類型更多樣的架構和行為。不過通過“黑盒子”技術能夠比之前的方法處理更多的SERDES架構。這是一種思維的轉換,是IBIS的一個方向性的變化。

該提案最初是由Cadence與IBM緊密合作開發(fā)的,能夠讓IP供應商對高級SERDES設備進行建模,不論其使用何種語言。它讓IP供應商創(chuàng)建黑盒子模型,通過一個非常簡單而強大的基于C語言的API與EDA平臺進行交互。由于黑盒子模型被作為共享文件或動態(tài)鏈接庫(DLL)提供給系統公司,這種新技術可以對內容進行充分的模糊化處理,滿足SERDES供應商保護其IP的需要。由于可以在算法層面上對高級SERDES設備進行建模,該模型可以極其迅速地讓EDA平臺滿足系統公司用戶的需要,在非常短的時間內模擬超大流量的數據流。

當BIRD104獲得EDA公司和SERDES IP開發(fā)商的采用和支持,就可以實現模型的互用性。使用算法對高級SERDES行為進行建模的能力讓IP供應商和系統公司可以在PCB設計環(huán)境中,在制作硅片之前對IP和目標串行鏈接進行探查和驗證

為實施BER測試并輸出“浴盆(bathtub)曲線”,測量工具必須對接收器(或者至少是CDR電路)進行模擬。測量工具必須假定RX模型能夠執(zhí)行這些測試。通過算法模型,該工具擁有了接收器的真正模型,移除了方程式中的所有假設。算法模型從而使得將相同的軟件帶到測量平臺以及EDA平臺上成為可能。這是兩個平臺之間空前緊密的聯系,實現了模擬與測量之間更好的關聯。

自從Cadence和IBM在2006年6月首次提交讓IBIS可以支持可執(zhí)行算法模型(通過AMI-API)的提案以來,在15個月的時間里,IBIS高級技術建模小組委員會成員一直在勤勤懇懇地工作。此后他們又進行了大量艱苦的工作,做出一份正式的提案,進一步拓展IBIS,該提案最近于2007年10月10日提交。Cadence已經開發(fā)并發(fā)布了“算法模型開發(fā)套件”,幫助IP供應商學習這種新技術,并開發(fā)和發(fā)布可以對應PCB模擬環(huán)境的算法模型。最近,該工具包的一個更新版剛剛通過IBIS網站發(fā)布,它被用于進行算法模型可互用性的“概念校驗”測試。用戶可以下載包含模型代碼樣本的工具包,這是一個可執(zhí)行的基本測試器,能夠測試模型和基本文件。

圖2:調查結果有64% 的人表示20%以上的模型是以Hspice加密的。

算法建模方法學為模型開發(fā)者帶來了極高的性能和靈活性,使他們能夠對設備進行精確建模,并滿足他們所需的所有的IP保護性能。它帶來了革命性的變化,使得復雜的多吉比特級收發(fā)器可以被建模用于高速IO電路。通過多家EDA供應商和IP公司的支持,該技術在無需制作實體原型的情況下,將給系統設計公司帶來其迫切需要的互用性,以及為預測BER所需的超大碼流的仿真能力。

作者:Hemant Shah

產品營銷部主管

Cadence公司